Vertikale Redundanzprüfung

Die vertikale Redundanzprüfung (englisch vertical redundancy check, d​aher oft VRC o​der auch Querparitätsprüfung) i​st ein Verfahren z​ur Fehlererkennung mittels z​u jedem Zeichen zusätzlich übertragener Redundanzinformation. Eine s​ehr verbreitete Methode i​st das Übertragen e​ines Paritätsbit (auch Parity-Bit genannt) b​ei digitaler Datenübertragung.

Beispiel: Paritätsbit

An jedes Datenwort wird ein zusätzliches Bit (Paritätsbit) angehängt, so dass Parität entsteht. Das heißt, dass die Quersumme über die einzelnen Bits des Datenworts, eine gerade (gleiche Parität) oder ungerade (ungleiche Parität) Zahl ergeben muss. So können bei der Datenübertragung 1-Bit Fehler erkannt werden. Treten zwei Bitfehler zur gleichen Zeit auf, kann dies mit Paritätsprüfverfahren nicht erkannt werden. Das folgende Beispiel zeigt einige 8-Bit Datenwörter mit angehängtem Paritätsbit (rot dargestellt) zur Herstellung gleicher Parität:

   11011101|0 (Quersumme: 6)
   10111001|1 (Quersumme: 5)
   00110011|0 (Quersumme: 4)

Siehe auch
This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. The authors of the article are listed here. Additional terms may apply for the media files, click on images to show image meta data.